金融界2025年7月11日消息，国家知识产权局信息显示，统一半导体公司申请一项名为“检测样品基底中的缺陷性接合界面的检查方法以及实现该方法的测量系统”的专利，公开号CN120303554A，申请日期为2023年11月。

专利摘要显示，本发明涉及一种测量系统(MS)和一种对样品基底(1)中的缺陷性接合界面进行检测的检查方法，该样品基底包括设置在支撑件(2)上的至少一个元件(3)。根据本发明，该方法包括：将样品基底(1)放置在测量系统(MS)中的提供步骤(S1)，建立暴露表面(1a)的倾斜图的测量步骤(S2)，倾斜图的分析步骤(S3)，该分析步骤用于识别暴露表面的倾斜偏离参考表面的倾斜超过给定阈值的一个或多个区域，以及根据分析步骤(S3)的结果检测元件(3)与支撑件(2)之间存在缺陷性接合的决策步骤(S4)。

本文源自：金融界